разное часть 219

CLKDIV - Регистр делителя тактовой частоты Бит 15 ROI - бит восстановления по прерыванию 1 = Прерывания будут сбрасывать бит DOZEN и устанавливать соотношение скоростей процессора/периферии в 1:1. 0 = Прерывания не влияют на бит DOZEN Бит 14-12 DOZE<2:0> - бит выбора замедления частоты процессора 000 = FCY/1 (установлено по умолчанию) 001 = FCY/2 010 = FCY/4 011 = FCY/8 100 = FCY/16 101 = FCY/32 110 = FCY/64 111 = FCY/128 Бит 11 DOZEN - бит включения режима дозирования (1) 1 = Поле DOZE<2:0> задаёт соотношение между тактовыми частотами периферии и процессора 0 = Тактовые частоты процессора/периферии соотносятся как 1:1 Биты 10-8 FRCDIV<2:0> - биты постделителя внутреннего FRC-генератора 000 = FRC делится на 2 001 = FRC делится на 4 010 = FRC делится на 8 011 = FRC делится на 16 (установлено по умолчанию) 100 = FRC делится на 32 101 = FRC делится на 64 110 = FRC делится на 128 111 = FRC делится на 256 Биты 7-6 PLLPOST<1:0> - бит выбора выходного делителя VCO PLL (также обозначается как "N2", постделитель PLL) 00 = Выход/2 01 = Выход/4 (установлено по умолчанию) 10 = Зарезервировано 11 = Выход/8 Бит 5 Не реализован, читается как "0" Биты 4-0 PLLPRE<4:0> - биты входного делителя детектора фазы PLL (также обозначается как "N1", предделитель PLL) 00000 = Вход/2 (установлено по умолчанию) 00001 = Вход/3 ..... 11111 = Вход/33 Примечания: 1) Этот бит сбрасывается, если при установленном бите ROI возникает прерывание. Регистр 8-3. PLLFBD - Регистр делителя PLL с обратной связью Биты 15-9 Не реализованы, читаются как "0" Биты 8-0 PLLDIV<8:0> - биты делителя PLL с обратной связью (также обозначается как "M", умножитель PLL) 000000000 = 2 000000001 = 3 000000010 = 4 ......... 111111111 = 513 Регистр 8-4. OSCTUN - регистр настройки FRC-генератора Биты 15-6 Не реализованы, читаются как "0" Биты 5-0 TUN<5:0> - биты настройки FRC-генератора 011111 = Центральная частота + 11